由三星电子于去年6月提议的MDI（多芯片集成）同盟，正涌入更多的互助者。现在，该同盟中包罗多家存储、封装基板和测试厂商在内的互助同伴已增至30家，较去年的20家有所增进，仅一年时间就增添了10家。

近年来，随着AI爆火，先进封装的崛起逐步成为业界共识。在算力需求与电路可容纳晶体管数目双双靠近极限之时，堆叠和组合差其余芯片便被以为是一种更具效率的芯片制造理念。

此次互助同伴数目的增添，也反映出三星电子在半导体封装手艺方面的起劲态度和坚定刻意。通过与更多的互助同伴确立慎密的互助关系，三星电子可以更好地整合资源，提升手艺实力，加速产物研发和市场推广。同时，这也将有助于三星电子在半导体封装手艺领域取得更大的突破和希望。

01 台积电、三星先后确立两大先进封装同盟

3DFabric同盟

在2022年的开放创新平台生态系统论坛上，台积电宣布开放式创新平台（OIP）3D Fabric同盟确立。

3DFabric同盟成员能够及早取得台积电的3DFabric手艺，使得他们能够与台积电同步开发及优化解决方案，也让客户在产物开发方面处于*职位，及早获得从EDA及IP到DCA / VCA、存储、委外封装测试（OSAT）、基板及测试的最高品质与既有的解决方案及服务。这一同盟是台积电第六个开放创新平台（OIP）同盟。

台积电的3DFabric手艺包罗前段3D芯片堆叠或TSMC-SoIC（系统整合芯片），以及包罗CoWoS及InFO系列封装手艺的后端手艺，其能够实现更佳的效能、功耗、尺寸外观及功效，杀青系统级整合。

除了已经量产的CoWoS及InFO之外，台积电于2022年最先生产系统整合芯片。台积电现在在竹南拥有全球首座全自动化3DFabric晶圆厂，其整合了先进测试、台积电的系统整合芯片及InFO操作，提供客户*的天真性，行使更好的生产周期时间与品质管制来优化封装。

MDI同盟

无独占偶，去年6月27日在第七届三星晶圆代工论坛（SFF）上，三星宣布了最新的芯片制造工艺蹊径图和营业战略，并确立了多芯片集成（MDI）同盟。现在，该同盟中包罗多家存储、封装基板和测试厂商在内的互助同伴已增至30家。

MDI同牛耳要针对的是2.5D及3D异构集成封装手艺，这一手艺旨在将多个裸晶片，如CPU、GPU、HBM（高带宽存储）等，整合到一个封装中，以知足高性能盘算（HPC）领域日益增进的需求。随着晶体管缩小尺度已靠近极限，业界普遍以为，通过堆叠组合差其余小芯片是更高效的做法。因此，MDI同盟的确立和生长，对于三星电子在半导体封装手艺领域具有主要意义。

有业内人士谈论称：“三星电子正在起劲通过像i-Cube这样的异构集成封装手艺来打破台积电的市场优势，但台积电的可靠性和手艺实力不容小觑。三星代工只有通过接受像MDI同盟这样的开放生态系统，才气迎头遇上。”

CPU和GPU在制造历程中接纳差其余设计理念，只管三星电子拥有将代工、HBM 和封装作为“一站式”解决方案的优势，但仍需设计、后处置公司和 EDA工具公司等的支持。

作为全球*的代工芯片制造商，台积电在先进封装手艺方面一直处于*职位。三星确立MDI同盟，通过增强在2.5D和3D封装手艺领域的研发和应用，旨在缩小与台积电在封装手艺方面的差距。通过与更多互助同伴的慎密互助，三星可以共享手艺资源、降低研发成本、加速产物上市时间。

02 先进封装渐成产业共识

2008年，台积电最先结构先进封装，首先确立集成互连与封装手艺整合部门。2009年最先战略结构三维集成电路系统整合平台，在新竹、台南、桃园、台中建有4座先进封测厂，这为厥后续的先进封装手艺生长奠基了基础。

2010年，台积电最先2.5D Interposer的研发。次年推出2.5D Interposer手艺CoWoS（Chip on Wafer on Substrate）。*代CoWoS接纳65纳米工艺，线宽可以到达0.25 μm，实现4层布线，为FPGA、GPU等高性能产物的集成提供解决方案。赛灵思（Xilinx）型号为“Virtex-7 2000T FPGA”的产物是*代表性的CoWoS产物之一。现在CoWoS已经获得赛灵思、英伟达、AMD、富士通、谷歌等高端HPC芯片订单。

2019年第三季CoWoS手艺已经扩展至7纳米，能够在尺寸达二倍光罩巨细的硅基板（Silicon Interposer）上异质整合多颗7纳米系统单晶片与第二代高频宽存储器（High Bandwidth Memory 2，HBM2）。

2020年，台积电宣布3D Fabric先进封装手艺系列，包罗2D和3D前端和后端互连手艺。前端手艺TSMC-SoIC（整合芯片系统）使用3D硅客栈所需，包罗CoW和WoW客栈手艺；后端工艺包罗CoWoS（Chip on Wafer on Substrate，晶圆基底封装）和InFO系列的封装手艺。

台积电的CoWoS、InFO、SoIC及其他封装手艺能对10纳米或以下的制程举行晶圆级的键合手艺，极大地强化了台积电在先进工艺制程的竞争力。台积电希望通过施展异质整合的优势，将系统中的晶体管数目提高5倍，甚至更多。2023年，台积电宣布先进后端六厂（Advanced Backend Fab 6）正式启用，接纳3DFabric手艺，为系统集成手艺的量产做好准备。

在先进封装手艺方面，三星也不甘落伍，一直保持起劲的研发态度。

2015年失去苹果订单后，三星最先加大在先进封装手艺上的研发力度，稀奇是FOPLP手艺。2018年，FOPLP手艺实现商用，并乐成应用于Galaxy Watch的处置器封装应用中。

薇娅已经没必要「复播」了

2018年，三星电子的3D封装手艺“X-Cube”开发完成。差异于以往多个芯片平行封装，全新的X-Cube3D封装允许多枚芯片堆叠封装，使得制品芯片结构加倍紧凑。而芯片之间的通讯毗邻接纳了TSV手艺，而不是传统的导线。据三星先容，现在该手艺已经可以将SRAM存储芯片堆叠到主芯片上方，以腾出更多的空间用于堆叠其他组件，现在该手艺已经可以用于7nm甚至5nm制程工艺的产物线，也就是说离大规模投产已经十分靠近。

2020年8月，三星宣布推出3D先进封装手艺“X-Cube”。该手艺基于TSV硅穿孔手艺，可以将差异芯片垂直堆叠，释放空间堆叠更多内存芯片。X-Cube手艺已经可以用于7nm及5nm工艺，知足5G、AI、AR、VR、HPC和移动芯片等领域的性能要求。

2021年5月，三星宣布其下一代2.5D封装手艺“I-Cube4”即将上市。“I-Cube4”全称为“Interposer-Cube4”。作为一个三星的2.5D封装手艺品牌，它是使用硅中介层的方式，将多个芯片排列封装在一个芯片上的新一代封装手艺。该手艺集成1颗逻辑芯片和4颗高带宽内存（HBM），大幅提升逻辑器件和内存之间的通讯效率。只管有专家指出该手艺存在寄生参数缺陷及过薄等问题，但三星仍在连续优化和改善。

此外，三星还在2021年还推出了其 2.5D 封装解决方案H-Cube。该方案通过整合两种具有差异特点的基板，包罗细腻化的 ABF（Ajinomoto Build-up Film）基板以及 HDI（High Density Interconnection，高密度互连）基板，可以进一步实现更大的 2.5D 封装。

为了与台积电竞争，三星设计2024年推出先进3D芯片封装手艺SAINT（Samsung Advanced Interconnection Technology，三星高级互连手艺），能以更小尺寸的封装，将AI芯片等高性能芯片的内存和处置器集成。三星SAINT将被用来制订种种差其余解决方案，可提供三种类型的封装手艺。三星电子下代 3D 芯片堆叠手艺的分支之一 SAINT-D 现在正处于看法验证阶段，即将以芯片形式推出，将实现 HBM 内存的垂直集成。

三星电子还设计在 2027 年推出集成 CPO 共封装光学模块的全新一体化 AI 解决方案，旨在为客户提供高速率低功耗的互联选择。

此外，三星还设计整合其存储芯片、代工和芯片封装服务，为客户提供一站式解决方案，以更快地制造他们的人工智能（AI）芯片，驾驭AI热潮。

凭证Market.us的数据，全球Chiplet市场规模预计将从2023年的31亿美元增至2033年的1070亿美元左右，2024年至2033年的展望时代复合年增进率为42.5%。

越来越多的企业、研究机构及行业协会最先重视先进封装手艺的生长和应用。先进封装手艺已成为推动电子产业不停向宿世长的主要气力，其市场规模快速增进、产业共识逐渐形成、投资远景看好，都解释先进封装渐成产业共识。

03 晶圆厂争做先进封装，“中道”观焚烧热

在传统封装手艺向先进封装演进的历程中，曾有人提出“中道工艺”的看法，使传统上前段晶圆制造工艺与后段封装工艺的界线逐渐模糊。而台积电将其封装平台“3DFabric”划分为 “前端”和“后端”封装手艺之后，这种划分将进一步打破晶圆制造与封装的界线，对于原有设计、制造、封测的产业结构将发生新的影响。

近年来，随着AI爆火，先进封装的崛起逐步成为业界共识。在算力需求与电路可容纳晶体管数目双双靠近极限之时，堆叠和组合差其余芯片便被以为是一种更具效率的芯片制造理念。先进封装手艺是从最新芯片设计中榨取*马力的要害手艺，对于芯片代工制造商争取营业至关主要。这也使得晶圆厂最先介入先进封装手艺。

作为IDM和晶圆代工大厂，英特尔也在起劲结构2.5D/3D封装，挑战台积电。

通过多年手艺探索，英特尔相继推出了EMIB、Foveros和Co-EMIB等多种先进封装手艺，力争通过2.5D、3D和埋入式等多种异构集成形式实现互连带宽倍增与功耗减半的目的。

EMIB是英特尔在2.5D IC上的实验，其全称是“Embedded Multi-Die Interconnect Bridge”。由于没有引入分外的硅中介层，而是只在两枚裸片边缘毗邻处加入了一条硅桥接层（Silicon Bridge），并重新定制化裸片边缘的I/O引脚以配合桥接尺度。

2018年12月，英特尔展示了名为“Foveros”的全新3D封装手艺，这是继2018年英特尔推出突破性的EMIB封装手艺之后，英特尔在先进封装手艺上的又一个飞跃。

2019年，英特尔再次推出了一项新的封装手艺Co-EMIB，这是一个将EMIB和Foveros手艺相连系的创新应用。它能够让两个或多个Foveros元件互连，而且基本到达单芯片的性能水准。

2020年，英特尔展示了其在3D封装手艺领域中的新希望，英特尔称其为“夹杂键合（Hybrid bonding）”手艺，旨在替换传统的“热压键合”手艺，实现10微米及以下的凸点间距，提供更高的互连密度、带宽和更低的功率。

今年上半年，国际投行大摩新闻称，英伟达GB200接纳的先进封装工艺将使用玻璃基板；此外，英特尔、三星、AMD、苹果等大厂此前均示意将导入或探索玻璃基板芯片封装手艺。这一新闻再次引爆先进封装市场。

台积电现在已建成 6 家先进封测厂。应众多客户要求，台积电于 2023 年 Q2 最先紧要为 CoWoS 购进装备、设置产能。2023年底台积电 CoWoS 月产能约为 15000 片晶圆，追加装备进驻后，月产能预计可达 20000 片以上，并逐季增添。

英特尔现在在美国奥勒冈州和新墨西哥州建成 2 座先进封装厂，2021 年 5 月宣布斥资 35 亿美元扩充新墨西哥州先进封装产能。2023 年 8 月宣布在马来西亚槟城确立先进封装新厂，预计 2024 年底到 2025 年完工投产，该厂将成为英特尔*的 3D 先进封装基地。英特尔设计 2025 年 3DFoveros 封装产能达 2023 年水平的 4 倍。 

三星2023 年设计在韩国天安厂区确立一条 HBM 所需的新封装线，用于供应高性能芯片厂商，并设计于 2024 年将 HBM 产能提升为当前的 2.5 倍。三星的 HBM3 已通过英伟达和 AMD 的质量检测，即将成为供应商。

英特尔、台积电等为晶圆厂主要代表，其在前道制造环节履历更厚实，能深入生长需要刻蚀等前道步骤 TSV 手艺，因而在 2.5D/3D 封装手艺方面较为*。先进封装已成为半导体创新、增强功效、性能和成本效益的要害而其工艺偏向于前道工艺，使得晶圆代工厂与IDM 厂商在该领域具有自然先发优势。现在，索尼、力成、德州仪器（TI）、SK海力士、联电等也起劲结构先进封装产能，进一步加剧先进封装市场竞争名目。